IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Bernhard Schaffer

Serial No.: 10/765,620

Filing Date: January 27, 2004

Title: Voltage Regulator with Frequency

Response Correction

Mail Stop Missing Parts

P.O. Box 1450

Commissioner for Patents

Alexandria, VA 22313-1450

Group Art Unit: 2838

Examiner:

Attny. Docket No. 068758.0160

Client Ref.: I0289US/lg

CERTIFICATE OF MAILING VIA EXPRESS MAIL

PURSUANT TO 37 C.F.R. § 1.10, I HEREBY CERTIFY THAT I HAVE INFORMATION AND A REASONABLE BASIS FOR BELIEF THAT THIS CORRESPONDENCE WILL BE DEPOSITED WITH THE U.S. POSTAL SERVICE AS EXPRESS MAIL POST OFFICE TO ADDRESSEE, ON THE DATE BELOW, AND IS ADDRESSED TO:

> MAIL STOP MISSING PARTS COMMISSIONER FOR PATENTS P.O. Box 1450 LEXANDRIA, VA 22313-1450

EXPRESS MAIL LABEL: EV448725689US

DATE OF MAILING:

JUNE 21, 2004

SUBMISSION OF PRIORITY DOCUMENT

Dear Sir:

We enclose herewith a certified copy of German patent applications 101 36 715.5 and 101 49 907.8 which are the priority documents for the above-referenced patent application.

Respectfully submitted,

BAKER BOTTS L.L.P. (023649)

Date: June 21, 2004

Andreas H. Gruber

(Limited recognition 37 C.F.R. §10.9)

One Shell Plaza 910 Louisiana Street

Houston, Texas 77002-4995

Telephone: 713.229.1964 Facsimile:

713.229.7764 AGENT FOR APPLICANTS

BUNDESREPUBLIK DEUTSCHLAND



Prioritätsbescheinigung über die Einreichung einer Patentanmeldung

Aktenzeichen:

101 36 715.5

Anmeldetag:

27. Juli 2001

Anmelder/Inhaber:

Infineon Technologies AG, 81669 München/DE

Bezeichnung:

Verfahren und Einrichtung zur Frequenzgang-

Korrektur von integrierten Spannungsreglern

IPC:

G 05 F 1/10

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

> München, den 20. Februar 2004 **Deutsches Patent- und Markenamt** Der Präsident Im Auftrag

Moctemeyer



Beschreibung

Verfahren und Einrichtung zur Frequenzgang-Korrektur von integrierten Spannungsreglern

Systeme auf Silizium erfordern häufig die Bereitstellung von unterschiedlichen hohen Betriebsspannungen (IO-Bereich, digitaler Core und Analogschaltungen).

Falls aus einer gegebenen Versorgungsspannung eine Betriebsspannungen von geringerem Pegel zu generieren ist, kommen diskrete Spannungsregler als zusätzliche Bauelemente zum Einsatz.

Diese sind wegen hoher Kosten und zusätzlicher Steuerleitungen nicht immer wünschenswert, können jedoch kostensparend neben dem System auf Silizium integriert werden.

Die Realisierung von integrierten Spannungsreglern ist wegen Stabilitätsproblemen nicht trivial.

Die Entwicklung von diskreten Spannungsregler-Bausteinen beinhaltet naturgemäss das selbe technische Problem.

1.1 Stabilitätsbetrachtung von Spannungsreglern im Frequenzbereich

1.1.1 Komponenten von Spannungsregelkreisen

- Referenzspannung Uref
- Regelverstärker (z.B. Operationsverstärker)
- Regeltransistor Q (z.B. FET, oder Bipolartransistor), in Abb.1 als gesteuerte Stromquelle skizziert
- Last (Verbraucher dargestellt durch Lastwiderstand RL, externe Pufferkapazität CL, interner Spannungsteiler R1/R2)




Abb. 1 Schema eines Spannungsreglers

1.1.2 Gleichspannungsverstärkung der offenen Regelschleife

Die Gleichspannungsverstärkung der offenen Regelschleife (Kleinsignalbereich) setzt sich aus mehreren Faktoren zusammen:

- Gleichspannungsverstärkung des Regelverstärkers 40..60dB. Dieser Betrag resultiert aus den Anforderungen an
 die statische Regelabweichung.
- Der Regeltransistor in Verbindung mit dem Lastwiderstand und Spannungsteiler liefert einen Beitrag im Bereich
 0..30dB zur Verstärkung, abhängig von dem für Q verwendeten Transistor und der ohm'schen Last (RL).

1.1.3 Pole in der offenen Schleifenübertragungsfunktion:

- Der Regelverstärker weist einen dominanten Pol fp0 auf, dessen Frequenz innerhalb bestimmter Grenzen platziert werden kann (abhängig von der Eingangskapazität des Regeltransistors und dem zulässigen Stromverbrauch des Regelverstärkers).
- Der Regeltransistor in Verbindung mit dem Lastwiderstand und Lastkapazität liefert ein variablen Pol fp1, dessen Lage lastabhängig um mehrere Dekaden variieren kann.
- Im Frequenzbereich >> 1 MHz liegen parasitäre Pole des Regelverstärkers (fp2 und weitere)

1.1.4 Stabilität der Regelschleife




Abb. 2 Systemschaltbild

Übertragungsfunktion der offenen Regelschleife im s-Bereich:
$$L(s) = \frac{A0}{(1+s/sp0)(1+s/sp1)(1+s/sp2)}$$

Anm.:

Pol des Regelverstärkers sp0

Lastpol
$$sp1 \sim \frac{1}{CL \cdot RLges}$$

RLges~ RL || (R1+R2) näherungsweise (Ausgangswiderstand des Regeltransistors Q vernachlässigt)

Parasitärer Pol sp2

$$sp=2*\pi*fp$$

$$sz=2*\pi*fz$$

Die hohe Gleichspannungsverstärkung A0 in Verbindung mit mehreren Polen bewirkt, dass die Phase der offenen Schleifenübertragungsfunktion bei Erreichen der Transitfrequent ft um 180° und mehr verschoben sein kann (siehe Abb. 3 unkorrigierter Frequenzgang).

Zusammenfassung des Stablitätsproblems: Durch den Einfluss von mehreren Polen fp0, fp1 und fp2 in Verbindung mit der hohen Verstärkung A0 kann die Phasenreserve der offenen Regelschleife unzulässige Werte um 0° erreichen.

2 Problemlösung durch Frequenzgang-Korrektur

Ziel der Frequenzgang-Korrektur ist eine Phasenreserve der offenen Regelschleife von >45°. Dazu gibt es unterschiedliche Lösungsansätze mit spezifischen Nachteilen:

2.1 integrierender Regelverstärker

Die Transitfrequenz ft des Systems wird durch Realisierung von sehr niedriger f0 weit unter dem Wirkungsbereich der Pole fp1, fp2 platziert (Nachteil: langsame Regelung, grosse integrierte Kapazitäten notwendig, um geringe f0 zu erreichen).

2.2 Regelverstärker mit grosser Bandbreite

fp0 wird >>ft realisiert (Nachteile: hoher Stromverbrauch der Regelverstärkers, hohe Transitfrequenz des Systems - parasitäre Pole wie fp2 können die Phasenreserve weiter verschlechtern).


2.3 Nullstellen in der offenen Schleifenübertragungsfunktion


2.3.1 Wirkungsweise der Nullstelle

Eine Nullstelle an der Frequenz fz1 in der offenen Schleifenübertragungsfunktion L(s), hebt die Phasendrehung eines Pols auf (siehe Abb. 3). fz1 wird sinnvollerweise <ft gewählt.

2.3.2 Realisierungsöglichkeiten einer Nullstelle

- Erzeugung einer Nullstelle durch externe Beschaltung des Spannungsreglers mit passiven Bauelementen (Nachteil: kostspielige, externe Bauelemente)
- Die Erzeugung einer Nullstelle durch integrierte aktive Filter (Nachteil: zusätzlicher Stromverbrauch)
- Die Erzeugung einer Nullstelle durch ,feed forward' Techniken (Nachteil: schwer abschätzbare Nebeneffekte der Schaltung)
- Realisierung der Nullstelle durch einen integrierten Serienwiderstand im Lastkreis (Vor- und Nachteile: siehe Abschnitt 3).
 - Diese Variante soll in den folgenden Abschnitten behandelt werden.





_ - _ · Frequenzgang offene Schleife unkorrigiert

------ Frequenzgangkorrektur durch Nullstelle

Die Erfindung umfasst die Realisierung der Frequenzgang-Korrektur durch eine Nullstelle mittels eines Serienwiderstands ausgangsseitig des Spannungsreglers.

Die Einbringung eines Serienwiderstandes RZ in den Lastkreis bewirkt in Verbindung mit einer externen Pufferkapazität CL eine Nullstelle in der offenen Regelschleife. $fz=CL*RZ/(2*\pi)$.

Damit wird
$$L(s) = \frac{A0 \cdot (1 + s/sz0)}{(1 + s/sp0)(1 + s/sp1)(1 + s/sp2)}$$

Durch geeignete Wahl von fz kann für einen grossen Bereich von RL ausreichende Phasenreserve erreicht werden

3.1 Vorteile der Frequenzkompensationsmethode

- Parasitäre Impedanzen im Lastkreis (ESR, siehe Abb. 6) können die Regelstrecke nur mehr geringfügig beinflussen, da RZ über ESR dominiert.
- Zur Realisierung der Nullstelle genügt RZ, ein integriertes, passives Bauelement (kostengünstig, stromsparend)
- Die Nullstellenfrequenz fz ist gut reproduzierbar von RZ und CL abhängig (nicht von Transistorparametern und Betriebsspannungen)

3.2 Nachteile

- Vom Laststrom I abhängige Fehlspannung durch Spannungsabfall am Widerstand RZ. Uf=I*RZ.
- Die Integration des Serienwiderstandes ist problematisch, da dieser einen sehr geringen Wert (RZ) und grosse Strombelastbarkeit (I) aufweisen muss.




Abb. 4 Frequenzgang-Korrektur mit Serienwiderstand

Somit besteht ein Grundgedanke der Erfindung in der Realisierung der Frequenzgang-Korrektur durch einen Serienwiderstand oder ein vergleichbar wirkendes Bauelement unter Umgehung der aufgeführten Nachteile.

4.1 Kompensation der Fehlspannung Uf

Die Fehlspannungskompensation wird wird durch eine Frequenzweiche im Rückkopplungspfad realisiert.

Die Frequenzweiche überträgt Signale mit Frequenzen << fw von B nach C und Signale mit Frequenzen >> fw von A nach C.

Wirkung der Frequenzweiche:

Uf wird für den Frequenzbereich << fw durch Abgriff an Punkt B ausgeregelt und ist somit an der Last nicht messbar.

Für den Frequenzbereich >> fw wird durch Abgriff an Punkt A geregelt, wodurch die Nullstelle an fz wirksam wird und die Phasenvordrehung (Frequenzgangkorrektur) gewährleistet.

Vorraussetzung: fz<ft gewählt.




Abb. 5 Fehlspannungskompensation durch Frequenzweiche

Anm.: der maximale Koppelfaktor der Frequenzweiche von $A \to C$ sollte grösser oder gleich dem $B \to C$ gewählt werden, um keinen zusätzlichen Pol um fw entstehen zu lassen.

Die Frequenzweiche kann schaltungstechnisch als passives RC-Filter realisiert werden.

4.2 Integration des Serienwiderstandes

RZ wird mitsamt dem Regeltransistor als Parallelschaltung von N Einzelelementen mit R=RZ*N ausgeführt, welche für sich nur geringe Strombelastbarkeit von I/N aufweisen müssen. (Siehe Abb. 6)

5 Ausführungsbeispiel

Dimensionierung einer Frequenzkompensation:

Ein integrierter Spannungsregler soll Uaus=1.5V bei I=0.1A Maximalstrom liefern.

Die Summe der internen Widerstände R1+R2 beträgt 150kΩ.

fp0 des Regelverstärkers sei konstruktionsbedingt 100kHz

Die geregelte Versorgungsspannung wird mit einer externen Kapazität CL=1uF gestützt.

Abschätzung der Pol- und Nullstellenfrequenzen:

RLges ist minimal $\sim 1.5/0.1 = 15\Omega$ und maximal $150k\Omega$ fp1 liegt somit im Bereich $\sim 1Hz$.. 10kHz

RZ wird gewählt mit 0.32Ω .

Der Fehlspannungsabfall an RZ bei Maximalstrom ist maximal 0.32*0.1=0.032V.

bei einer Kapazität von CL=1uF und einem Widerstand RZ=0.32 Ω kommt die gewünschte Nullstelle bei fz=1/(2* π *0.32 Ω *1µF)~500kHz zu liegen.

Frequenzgang: siehe Abb. 3

Der Frequenzgang bei weist in jedem zulässigen Lastfall ausreichend Phasenreserve auf. Abb. 3 entspricht 10% der max. Last (fp1=1kHz).

Bei Betrachtung des Phasengangs in Abb 2 ist ersichtlich: auch bei minimaler Last (fp1=1Hz) und Vollast (fp1=10kHz) würde die Phasenreserve 45° nicht unterschreiten.




Abb. 6 Schaltbild Ausführungsbeispiel

Anm. zum Ausführungsbeispiel Abb. 6:

- Der Widerstand R2 wird in 2 Teile R2' + R2" geteilt (R2" << R2'+R1).
- die Frequenzweiche wird im wesentlichen aus R1, R2', R2" und CF gebildet.
 Näherungsweise fw~1/(2*π*CF*(R2"||(R1+R2")))
- CF wird am Chip integriert. Denkbar ist die Realisierung als Gatekapazität/Sperrschichtkapazität, da im Betriebsfall ausreichend Spannung anliegt.
- Es ist nicht notwendig, die Punkte A1,A2..An elektrisch zu verbinden. Dynamisch und statisch liegen A1..An auf gleichem Potential, da die Belastung des Punktes AN durch CF vernachlässigbar ist.

Vorteile der Ausführung in Abb. 6:

- Jeder Einzeltransistor (Q1 .. QN) mit einem Vorwiderstand der Grösse RZ*N versehen (erhöhter ESD Schutz).
- Bei Verwendung von Bipolartransistoren für Q1....QN ist die Anbringung von Serienwiderständen von Vorteil für deren thermischen Entkopplung.